A method for accurately analyzing the timing of a clock network on a piecemeal basis in an integrated circuit clock tree is presented. In accordance with the invention, the time delay of each individual subcircuit between an identified clock network node and an identified receiving endpoint may be individually determined. Tags are associated with the connection points of a child block and its parent block. A connection tool uses the tags to match up the connection points of the parent block to the respective connection points in the child block to allow a simulation tool to include the clock signal timing data of the child block in simulating the clock performance of the parent block.

Un método para exactamente analizar la sincronización de una red del reloj sobre una base fragmentaria en un árbol del reloj del circuito integrado se presenta. De acuerdo con la invención, retraso de cada subcircuit individual entre un nodo de red identificado del reloj y una punto final de recepción identificada puede ser determinado individualmente. Las etiquetas se asocian a los puntos de la conexión de un bloque del niño y de su bloque del padre. Una herramienta de la conexión utiliza las etiquetas para emparejar encima de los puntos de la conexión del bloque del padre a los puntos respectivos de la conexión en el bloque del niño para permitir que una herramienta de la simulación incluya los datos que miden el tiempo de la señal del reloj del bloque del niño en la simulación del funcionamiento del reloj del bloque del padre.