A system and method for decoding the length of a macro instruction is described. In one embodiment, the system comprises an opcode-plus-immediate logic unit to generate a first length value, the first length value comprising a length of an opcode plus a length of intermediate data. A memory-length logic unit generates a second length value, the second length value comprising a potential length of a memory displacement, the opcode-plus-immediate logic unit and memory-length logic unit operating in parallel. In addition, the system comprises a length-summation logic unit to sum the first length value and the second length value if the second length value is present.

Ein System und eine Methode für die Decodierung der Länge einer Makroinstruktion wird beschrieben. In einer Verkörperung enthält das System eine opcode-plus-sofortige Logikmaßeinheit, um einen ersten Länge Wert, den ersten Länge Wert zu erzeugen, der eine Länge von einem opcode plus eine Länge von Zwischendaten enthält. Eine Gedächtnis-Länge Logikmaßeinheit erzeugt einen zweiten Länge Wert, den zweiten Länge Wert, der eine mögliche Länge von einer Gedächtnisversetzung enthalten, die opcode-plus-sofortige Logikmaßeinheit und die Gedächtnis-Länge Logikmaßeinheit, die in der Ähnlichkeit funktioniert. Zusätzlich enthält das System eine Länge-Summierung Logikmaßeinheit, um den ersten Länge Wert und den zweiten Länge Wert zu summieren, wenn der zweite Länge Wert anwesend ist.

 
Web www.patentalert.com

< Method and system for instruction length decode

< Method and system for instruction length decode

> System and method for increasing the resiliency of firewall systems

> Extensible, flexible, memory efficient technique for network boot without special DHCP/PXE hardware

~ 00098