An integrated circuit device (10) with a bonding surface (12) directly over its active circuitry, and a method of making such integrated circuits (FIGS. 2A-2E). To make the bonding surface (12), a wafer (20) is provided with vias (24) to its metallization layer (21) and then coated with a seed metal layer (25). A plating pattern (26) is formed on the wafer (20), exposing portions of the seed metal layer (25) and blocking the rest of the seed metal layer (25). These exposed portions are plated with successive metal layers (27, 28, 29), thereby forming a bonding surface (12) having a number of layered stacks (200) that fill the vias (24). The plating pattern and the nonplated portions of the seed metal layer (25) are then removed.

Un dispositivo del circuito integrato (10) con una superficie di bonding (12) direttamente sopra i relativi circuiti attivi e un metodo di fabbricazione dei tali circuiti integrati (FIGS. 2A-2E). Per fare la superficie di bonding (12), una cialda (20) è fornita dei vias (24) al relativo strato di metalizzazione (21) ed allora è ricoperta di strato del metallo del seme (25). Un modello di placcatura (26) è formato sulla cialda (20), esponente le parti dello strato del metallo del seme (25) ed ostruente il resto dello strato del metallo del seme (25). Queste parti esposte sono placcate con gli strati successivi del metallo (27, 28, 29), quindi formanti una superficie di bonding (12) che ha un certo numero di pile fatte uno strato di (200) quel materiale di riempimento i vias (24). Il modello di placcatura e nonplated le parti dello strato del metallo del seme (25) allora è rimosso.

 
Web www.patentalert.com

< Thermally-assisted magnetic recording method and thermally-assisted magnetic recorder

< Flexible piezoelectric chuck and method of using the same

> Semiconductor device having a copper interconnect layer

> Wirebond structure and method to connect to a microelectronic die

~ 00098