Scan chains are designed for an IC based on test coverage for functional logic units, Before physical placement the scan circuit elements are assigned scan attributes which define which scan circuit elements must remain coupled and also defines which groups of scan circuit elements must remain in selected groups. The scan chains and the logic are physically placed and location data on the scan circuit elements are determined from the placement data. Using the scan attributes, single scan circuit elements and scan circuit elements that must remain connected (sub-scan chains) are re-allocated across a same number of new scan chains. These scan circuit elements are rewired using an algorithm that minimizes scan path lengths within the new scan chains.

Las cadenas de la exploración se diseñan para un IC basado en la cobertura de la prueba para las unidades funcionales de la lógica, antes de que sea físico colocación que los elementos de circuito de la exploración se asignan las cualidades de la exploración que definen que exploran elementos de circuito deben seguir juntada y también definen qué grupos de elementos de circuito de la exploración deben permanecer en seleccionado agrupan. Las cadenas de la exploración y la lógica se ponen físicamente y los datos de la localización sobre los elementos de circuito de la exploración se determinan de los datos de la colocación. Con las cualidades de la exploración, escoja los elementos de circuito de la exploración y los elementos de circuito de la exploración que deben seguir conectados (secundario-exploran cadenas) se reasignan a través de un mismo número de las cadenas nuevas de la exploración. Estos elementos de circuito de la exploración rewired usando un algoritmo que reduzca al mínimo longitudes de trayectoria de la exploración dentro de las cadenas nuevas de la exploración.

 
Web www.patentalert.com

< Server system with scalable session timeout mechanism

< Method and apparatus for an integrated security system for electronic components

> Systems and methods for secure transaction management and electronic rights protection

> Method and mechanism for speculatively executing threads of instructions

~ 00097