A digital DLL apparatus and a method for correcting a duty cycle are disclosed. The digital DLL apparatus for correcting a duty cycle, includes: a buffer for producing a clock input signal; a delay line unit for receiving/delaying the clock input signal and outputting the clock input signal; a blend circuit for bypassing the first clock signal or producing a blended clock signal; a delay model unit for compensating a time difference of an external clock and an internal clock and generating a compensate clock signal; a direct phase detector for generating a first comparison signal; and a phase detector for generating a second comparison signal. The disclosed apparatus can correct the duty error by using the blend circuit and generate an internal clock signal having 50% of duty cycle.

Ein digitaler DLL Apparat und eine Methode für das Beheben eines Arbeitszyklus werden freigegeben. Der digitale DLL Apparat für das Beheben eines Arbeitszyklus, schließt ein: ein Puffer für das Produzieren eines Takteingangsignals; Verzögerungsstrecke Maßeinheit für receiving/delaying das Takteingangsignal und Ausgeben des Takteingangsignals; ein Mischung Stromkreis für das Überbrücken des ersten Taktgebersignals oder das Produzieren eines gemischten Taktgebersignals; verzögert vorbildliche Maßeinheit für das Ausgleichen eines Zeitunterschiedes eines externen Taktgebers und des internen Taktgebers und das Erzeugen eines ausgleichentaktgebersignals; ein direkter Phase Detektor für das Erzeugen eines ersten Vergleich Signals; und ein Phase Detektor für das Erzeugen eines zweiten Vergleich Signals. Der freigegebene Apparat kann die Aufgabe Störung, indem er den Mischung Stromkreis, beheben verwendet und ein internes Taktgebersignal erzeugen, das 50% des Arbeitszyklus hat.