A processing engine 10 includes an instruction buffer 502 operable to buffer single and compound instructions pending execution. A decode mechanism is configured to decode instructions from the instruction buffer. The decode mechanism is arranged to respond to a predetermined tag in a tag field of an instruction, which predetermined tag is representative of the instruction being a compound instruction formed from separate programmed memory instructions. The decode mechanism is operable in response to the predetermined tag to decode at least first data flow control for a first programmed instruction and second data flow control for a second programmed instruction. The use of compound instructions enables effective use of the bandwidth available within the processing engine. A soft dual memory instruction can be compiled from separate first and second programmed memory instructions. A compound address field of the predetermined compound instruction can be arranged at the same bit positions as the address field for a hard compound memory instruction, that is a compound instruction which is programmed. In this case the decoding of the addresses can be started before the operation code of the instructions have been decoded. To reduce the number of bits in the compound instruction, addressing can be restricted to indirect addressing and the operation codes for at least the first instruction can be reduced in size. In this way, the compound instruction can be arranged to have the same number of bits in total as the sum of the bits of the separate programmed instructions.

Un motore d'elaborazione 10 include un amplificatore 502 di istruzione operabile per attenuare dell'l'esecuzione in attesa di singole ed istruzioni compound. Un meccanismo di decodificazione è configurato per decodificare le istruzioni dall'amplificatore di istruzione. Il meccanismo di decodificazione è organizzato per rispondere ad una modifica predeterminata in un campo della modifica di un'istruzione, che ha predeterminato la modifica è rappresentante dell'istruzione che è un'istruzione compound formata dalle istruzioni programmate separate di memoria. Il meccanismo di decodificazione è operabile in risposta alla modifica predeterminata decodificare almeno i primi dati fluisce controllo per una prima istruzione programmata ed i secondi dati fluiscono controllo per una seconda istruzione programmata. L'uso delle istruzioni compound permette l'uso efficace della larghezza di banda disponibile all'interno del motore d'elaborazione. Un'istruzione doppia morbida di memoria può essere compilata dalle prime ed istruzioni in secondo luogo programmate separate di memoria. Un campo di indirizzo compound dell'istruzione compound predeterminata può essere organizzato alle stesse posizioni di punta di il campo di indirizzo per un'istruzione compound dura di memoria, quella è un'istruzione compound che è programmata. In questo caso la decodificazione degli indirizzi può essere iniziata prima che il codice di funzionamento delle istruzioni sia stato decodificato. Ridurre il numero di punte nell'istruzione compound, richiamante può essere limitato al richiamo indiretto ed i codici di funzionamento per almeno la prima istruzione possono essere ridotti nel formato. In questo modo, l'istruzione compound può essere organizzata per avere lo stesso numero di punte nel totale della somma delle punte delle istruzioni programmate separate.