A technique to provide higher system performance by increasing amount of data that may be transferred in parallel is to increase the number of external pins available for the input and output of user data (user I/O). Specifically, a technique is to reduce the number of dedicated pins used for user I/O, leaving more external pins available for user I/O. The dedicated pins used to implement a function such as the JTAG boundary scan architecture may be also be used to provide other functionality, such as to select the programming modes. In a specific embodiment, a JTAG instruction code that is not already used for a JTAG boundary scan instruction stored in an instruction register (220) may be used to replace the programming mode select pins (252) in a programmable logic device (PLD).

Μια τεχνική για να παρασχεθεί η υψηλότερη απόδοση συστημάτων με την αύξηση του ποσού στοιχείων που μπορεί να είναι μεταφερμένος παράλληλα παράλληλος είναι να αυξηθεί ο αριθμός εξωτερικών καρφιτσών διαθέσιμων για την εισαγωγή και την παραγωγή των στοιχείων χρηστών (χρήστης I/O). Συγκεκριμένα, μια τεχνική είναι να μειωθεί ο αριθμός αφιερωμένων καρφιτσών που χρησιμοποιούνται για το χρήστη I/O, που αφήνει περισσότερες εξωτερικές καρφίτσες διαθέσιμες για το χρήστη I/O Οι αφιερωμένες καρφίτσες που χρησιμοποιούνται για να εφαρμόσουν μια λειτουργία όπως η αρχιτεκτονική ανίχνευσης ορίου JTAG μπορούν να είναι επίσης χρησιμοποιούνται για να παρέχουν άλλη λειτουργία, όπως για να επιλέξουν τους τρόπους προγραμματισμού. Σε μια συγκεκριμένη ενσωμάτωση, ένας κώδικας οδηγίας JTAG που δεν χρησιμοποιείται ήδη για μια οδηγία ανίχνευσης ορίου JTAG που αποθηκεύεται σε έναν κατάλογο οδηγίας (220) μπορεί να χρησιμοποιηθεί για να αντικαταστήσει τις επίλεκτες καρφίτσες τρόπου προγραμματισμού (252) σε μια προγραμματίσημη συσκευή λογικής (PLD).