A computer system has a set-associative, multi-way cache system, in which at least one way is designated as a fast lane, and remaining way(s) are designated slow lanes. Any data that needs to be loaded into cache, but is not likely to be needed again in the future, preferably is loaded into the fast lane. Data loaded into the fast lane is earmarked for immediate replacement. Data loaded into the slow lanes preferably is data that may not needed again in the near future. Slow data is kept in cache to permit it to be reused if necessary. The high-performance mechanism of data access in a modem microprocessor is with a prefetch; data is moved, with a special prefetch instruction, into cache prior to its intended use. The prefetch instruction requires less machine resources, than carrying out the same intent with an ordinary load instruction. So, the slow-lane, fast-lane decision is accomplished by having a multiplicity of prefetch instructions. By loading "not likely to be needed again" data into the fast lane, and designating such data for immediate replacement, data in other cache blocks, in the other ways, may not be evicted, and overall system performance is increased.

Een computersysteem heeft een systeem van het reeks-associatieve, multi-maniergeheime voorgeheugen, waarin minstens één manier als snelle steeg wordt aangewezen, en blijvend manier (s) worden aangewezen langzame stegen. Om het even welke gegevens die in geheim voorgeheugen moeten worden geladen, maar zal niet waarschijnlijk niet opnieuw in de toekomst worden vereist, bij voorkeur wordt geladen in de snelle steeg. De gegevens die in de snelle steeg worden geladen zijn bestemd voor directe vervanging. De gegevens die in de langzame stegen worden geladen bij voorkeur zijn gegevens die niet opnieuw nodig in de nabije toekomst kunnen. Het langzame gegeven wordt gehouden in geheim voorgeheugen om het toe te laten om indien nodig worden opnieuw gebruikt. Het krachtige mechanisme van gegevenstoegang in een modemmicroprocessor is met een prefetch; het gegeven wordt bewogen, met een speciale prefetchinstructie, in geheim voorgeheugen voorafgaand aan zijn voorgenomen gebruik. De prefetchinstructie vereist minder machinemiddelen, dan uitvoerend de zelfde bedoeling met een gewone ladingsinstructie. Zo, wordt de langzaam-steeg, snel-steegbesluit verwezenlijkt door het hebben van een multipliciteit van prefetchinstructies. Door te laden "waarschijnlijk om geen nodig opnieuw" gegevens te zijn in de snelle steeg, en dergelijke gegevens voor directe vervanging aan te wijzen, kunnen de gegevens in andere geheim voorgeheugenblokken, op de andere manieren, niet worden uitgezet, en de algemene systeemprestaties worden verhoogd.

 
Web www.patentalert.com

< Efficient instruction cache coherency maintenance mechanism for scalable multiprocessor computer system with write-back data cache

< Method and apparatus for generating random code

> Interactive employee training system and method

> Binary program conversion apparatus, binary program conversion method and program recording medium

~ 00097