A technique for managing register assignments. The technique involves maintaining, in a register list memory circuit having entries that respectively correspond to physical registers, a list of register assignments that assign logical registers to the physical registers. The technique further involves maintaining, in a vector memory circuit having bits that respectively correspond to the physical registers, a valid vector that forms, in combination with the list of register assignments, a list of valid register assignments. Furthermore, the technique involves storing, for an instruction that is mapped by the data processor, a copy of the valid vector from the vector memory circuit to a silo memory circuit. Preferably, the processor using the technique has the ability to execute branches of instructions speculatively, and to recover if it is determined that the processor executed down an incorrect instruction branch.

Метод для управлять назначениями регистра. Метод включает поддерживать, в цепь памяти списка регистра имея входы которые соответственно соответствуют к физическим регистрам, перечень назначения регистра которые задают логически регистры к физическим регистрам. Метод более дальнейший включает поддерживать, в цепь памяти вектора имея биты которые соответственно соответствуют к физическим регистрам, действительный вектор который формирует, in combination with перечень назначения регистра, перечень действительные назначения регистра. Furthermore, метод включает хранить, для инструкции которая составлена карту обработчиком данных, экземпляр действительного вектора от цепи памяти вектора к цепи памяти силосохранилища. Предпочтительн, обработчик используя метод имеет способность исполнить ветви инструкций умозрительно, и взять если обусловлено, то что обработчик исполнил вниз с неправильно ветви инструкции.

 
Web www.patentalert.com

< (none)

< Multiple ECC schemes to improve bandwidth

> Insertion of prefetch instructions into computer program code

> (none)

~ 00095