A receiver unit for receiving asynchronous digital data signals. The
receiver includes a clock recovery unit operative for receiving the
asynchronous serial data signal and for producing a clock signal
corresponding to the asynchronous serial data signal; a sampling gate
operative for receiving the asynchronous serial data signal and the clock
signal as input signals, and for producing a sampled data signal, where
the sampled data signal corresponds to the asynchronous serial data signal
and is synchronized with the clock signal; a first counter for receiving
the asynchronous serial data signal and operative for counting each pulse
contained in the asynchronous serial data signal; a second counter for
receiving the sampled data signal and for counting each pulse contained in
the sampled data signal; a subtractor circuit for subtracting the value of
the second counter from the value of the first counter, and for generating
a result value; and an error indication circuit for monitoring the result
value of the subtractor and for generating an error signal when the result
value exceeds a predetermined value.
Uma unidade do receptor para receber dados digitais assíncronos sinaliza. O receptor inclui um operative da unidade da recuperação de pulso de disparo para receber o sinal de série assíncrono dos dados e para produzir um sinal do pulso de disparo que corresponde aos dados de série assíncronos sinalize; um operative da porta da amostragem para receber os dados de série assíncronos sinaliza e o sinal do pulso de disparo como sinais de entrada, e para produzir uns dados provados sinalize, onde o sinal provado dos dados corresponde ao sinal de série assíncrono dos dados e é sincronizado com o sinal do pulso de disparo; um primeiro contrário para receber os dados de série assíncronos sinaliza e o operative para contar cada pulso contido nos dados de série assíncronos sinaliza; um segundo contrário para receber os dados provados sinaliza e para contar cada pulso contido nos dados provados sinalize; um circuito do subtractor para subtrair o valor do segundo contrário do valor do primeiro contrário, e para gerar um valor do resultado; e um circuito de indicação do erro para monitorar o valor do resultado do subtractor e para gerar um sinal do erro quando o valor do resultado exceder um valor predeterminado.
