A CPU includes a register file including a plurality of architectural registers for storing data loaded from a primary memory for execution by the CPU. A stack cache memory coupled to the register file includes a plurality of cache lines, each of which corresponds to one of the architectural registers and implements a first-in, last-out queue for data spilled from the corresponding architectural register. Data spilled from the register file into the stack cache memory is maintained in the stack cache until subsequently restored to the register file without accessing primary memory. The stack cache memory does not participate in cache writeback operations to primary memory.

Eine CPU schließt eine Registerakte einschließlich eine Mehrzahl der architektonischen Register für die Speicherung der Daten mit ein, die von einem Primärspeicher für Durchführung durch die CPU geladen werden. Ein Stapelcachespeicher, der zur Registerakte verbunden wird, schließt eine Mehrzahl der Pufferspeicherlinien, von denen jede bis eins der architektonischen Register entspricht und a erst-in einführt, letzte-heraus Warteschlange für Daten überlief das entsprechende architektonische Register ein. Daten liefen die Registerakte in den Stapelcachespeicher werden beibehalten im Stapelpufferspeicher über, bis nachher wieder hergestellt zur Registerakte, ohne Primärspeicher zugänglich zu machen. Der Stapelcachespeicher nimmt nicht an den Pufferspeicher writeback Betrieben zum Primärspeicher teil.