An address relocation cache includes a plurality of entries. Each of the plurality of entries is configured to store at least a portion of an input address, at least a portion of an output address to which the input address translates, and a destination identifier corresponding to the output address. An input address may be translated to the output address and the corresponding destination identifier may be obtained concurrently for input addresses which hit in the address relocation cache. If an input address misses in the address relocation cache, a translation corresponding to the address may be located for storing into the address relocation cache. The output address indicated by the translation may be passed through the address map to obtain the destination identifier, and the destination identifier may be stored in the address relocation cache along with the output address.

Ein Adresse Verschiebung Pufferspeicher schließt eine Mehrzahl der Eintragungen ein. Jede der Mehrzahl der Eintragungen wird zusammengebaut, um mindestens einen Teil einer Eingang Adresse, mindestens einen Teil einer Ausgang Adresse, zu der die Eingang Adresse übersetzt, und eine Empfängerkennung zu speichern, die der Ausgang Adresse entspricht. Eine Eingang Adresse kann zur Ausgang Adresse übersetzt werden und die entsprechende Empfängerkennung kann für Eingang Adressen gleichzeitig erhalten werden, die im Adresse Verschiebung Pufferspeicher schlagen. Wenn eine Eingang Adresse im Adresse Verschiebung Pufferspeicher vermißt, kann eine Übersetzung, die der Adresse entspricht, für die Speicherung in den Adresse Verschiebung Pufferspeicher positioniert werden. Die Ausgang Adresse, die durch die Übersetzung angezeigt wird, kann durch das Adresse Diagramm geführt werden, um die Empfängerkennung zu erhalten, und die Empfängerkennung kann im Adresse Verschiebung Pufferspeicher zusammen mit der Ausgang Adresse gespeichert werden.

 
Web www.patentalert.com

< (none)

< Method of improving selectivity in a tunable waveguide filter

> Very high speed page operations in indirect accessed memory systems

> (none)

~ 00095