A computer system comprising a microprocessor on a single integrated circuit chip connected to an external computer device via an adapter device; the integrated circuit chip having an on-chip CPU with a plurality of registers and a communication bus providing a parallel communication path between the CPU and a first memory local to the CPU, the integrated circuit further comprising an external communication port connected to the said bus on the integrated circuit chip, the port having an internal connection to the said bus of an internal parallel signal format and an external connection to the adapter unit of a first external format less parallel than the said internal format; the adapter device being connected to the external communication port with the first external format and to the external computer with a second external format having a higher latency than the first external format, the adapter device having an interface for translating between the first external format and the second external format; the external computer device having a second memory local to the external computer device; and the second memory being accessible by the CPU through the port, the port forming part of the memory address space of the CPU from which instructions may be fetched, whereby the port may be addressed by execution of an instruction by the CPU.

Um sistema computatorizado que compreende um microprocessador em uma única microplaqueta do circuito integrado conectou a um dispositivo externo do computador através de um dispositivo do adaptador; a microplaqueta do circuito integrado que têm um processador central da em-microplaqueta com um plurality dos registos e uma comunicação transportam fornecer um trajeto de comunicação paralelo entre o processador central e uma primeira memória locais ao processador central, o circuito integrado que compreende mais mais um porto de comunicação externo conectado à barra-ônibus dita na microplaqueta do circuito integrado, o porto que tem uma conexão interna à barra-ônibus dita de um formato paralelo interno do sinal e uma conexão externa à unidade de adaptador de uma primeira paralela externa do formato mais menos do que o formato interno dito; o dispositivo do adaptador que está sendo conectado ao porto de comunicação externo com o primeiro formato externo e ao computador externo com um segundo formato externo que tem uma latência mais elevada do que o primeiro formato externo, o dispositivo do adaptador tendo uma relação para traduzir entre o primeiro formato externo e o segundo formato externo; o dispositivo externo do computador que tem uma segunda memória local ao dispositivo externo do computador; e a segunda memória que é acessível pelo processador central através do porto, a parte dando forma portuária do espaço de endereço da memória do processador central de que as instruções podem ser buscadas, por meio de que o porto pode ser dirigido pela execução de uma instrução pelo processador central.

 
Web www.patentalert.com

< Method and apparatus for manipulation of non-general purpose registers for use during computer boot-up procedures

< System and method for optimization of shared data

> System and method for efficient instruction prefetching based on loop periods

> Method for displaying instructional material during a learning session

~ 00094