A one-transistor, floating-body (1T/FB) dynamic random access memory (DRAM) cell is provided that includes a field-effect transistor fabricated using a process compatible with a standard CMOS process. The field-effect transistor includes a source region and a drain region of a first conductivity type and a floating body region of a second conductivity type, opposite the first conductivity type, located between the source region and the drain region. A buried region of the first conductivity type is located under the source region, drain region and floating body region. The buried region helps to form a depletion region, which is located between the buried region and the source region, the drain region and the floating body region. The floating body region is thereby isolated by the depletion region. A bias voltage can be applied to the buried region, thereby controlling leakage currents in the 1T/FB DRAM cell.

Μια ένας-κρυσταλλολυχνία, κύτταρο μνήμης πρόσβασης επι:πλέω-σωμάτων (1T/FV) δυναμικό τυχαίο (DRAM) παρέχεται που περιλαμβάνει μια field-effect κρυσταλλολυχνία που κατασκευάζεται χρησιμοποιώντας μια διαδικασία συμβατή με μια τυποποιημένη διαδικασία CMOS. Η field-effect κρυσταλλολυχνία περιλαμβάνει μια περιοχή πηγής και μια περιοχή αγωγών ενός πρώτου τύπου αγωγιμότητας και μια επιπλέουσα περιοχή σωμάτων ενός δεύτερου τύπου αγωγιμότητας, απέναντι από τον πρώτο τύπο αγωγιμότητας, που βρίσκεται μεταξύ της περιοχής πηγής και της περιοχής αγωγών. Μια θαμμένη περιοχή του πρώτου τύπου αγωγιμότητας βρίσκεται κάτω από την περιοχή πηγής, την περιοχή αγωγών και την επιπλέουσα περιοχή σωμάτων. Η θαμμένη περιοχή βοηθά να διαμορφώσει μια περιοχή μείωσης, η οποία βρίσκεται μεταξύ της θαμμένης περιοχής και η περιοχή πηγής, της περιοχής αγωγών και της επιπλέουσας περιοχής σωμάτων. Η επιπλέουσα περιοχή σωμάτων με αυτόν τον τρόπο απομονώνεται από την περιοχή μείωσης. Μια προκατειλημμένη τάση μπορεί να εφαρμοστεί στη θαμμένη περιοχή, με αυτόν τον τρόπο ελέγχοντας τα ρεύματα διαρροής στο 1T/FV DRAM κύτταρο.