A system and method for low cost testing of integrated circuit devices at their rated speed during wafer probe testing while input signals to, and output signals from, the device may be operated at a lower speed. In the exemplary embodiment disclosed, a probe pad is used to enable a special test mode. When enabled, the on-chip clock generator enables a clock frequency doubler. The frequency doubler generates a 2.times. frequency clock from the 1.times. frequency external clock signals (two 1.times. clock phases with a 90 degree phase shift between the two clocks). The first phase of the clock uses the CLK input of the device and the second phase uses the device's CKE input.

Ένα σύστημα και μια μέθοδος για τη δοκιμή χαμηλότερου κόστους των συσκευών ολοκληρωμένων κυκλωμάτων με την εκτιμημένη ταχύτητά τους κατά τη διάρκεια της γκοφρέτας εξετάζουν τη δοκιμή ενώ τα σήματα εισαγωγής, και τα σήματα παραγωγής από, στη συσκευή μπορούν να χρησιμοποιηθούν με μια χαμηλότερη ταχύτητα. Στην υποδειγματική ενσωμάτωση αποκαλυπτόμενη, ένα μαξιλάρι ελέγχων χρησιμοποιείται για να επιτρέψει έναν ειδικό τρόπο δοκιμής. Όταν επιτρέπεται, η γεννήτρια ρολογιών-ΤΣΙΠ επιτρέπει doubler συχνότητας ρολογιών. Doubler συχνότητας παράγει ένα ρολόι συχνότητας 2.times. από τα εξωτερικά σήματα ρολογιών συχνότητας 1.times. (δύο 1.times. φάσεις ρολογιών με μια μετατόπιση φάσης 90 βαθμού μεταξύ των δύο ρολογιών). Η πρώτη φάση του ρολογιού χρησιμοποιεί την εισαγωγή CLK της συσκευής και η δεύτερη φάση χρησιμοποιεί την εισαγωγή CKE της συσκευής.