The timing for a mixed circuit of a synchronous circuit and an asynchronous circuit classifies the synchronous circuit into a cyclic circuit and an acyclic circuit, and the asynchronous circuit into a cyclic circuit and an acyclic circuit. The cyclic circuit of the synchronous circuit and the cyclic circuit of the asynchronous circuit thus classified are subjected to a static timing analysis, whereas the acyclic circuit of the synchronous circuit and the acyclic circuit of the asynchronous circuit thus classified are subjected to a dynamic timing analysis. As a result, the timing analysis can be made considering a hazard of the synchronous circuit, and the circuit to be operated in response to a signal, as can be virtually deemed as a clock, is subjected to the static timing analysis so that the analyzing operation can be made efficient.

La programmazione per un circuito mixed di un circuito sincrono e di un circuito asincrono classifica il circuito sincrono in un circuito ciclico ed in un circuito aciclico ed il circuito asincrono in un circuito ciclico ed in un circuito aciclico. Il circuito ciclico del circuito sincrono ed il circuito ciclico del circuito asincrono classificato così sono sottoposti ad un'analisi statica di sincronizzazione, mentre il circuito aciclico del circuito sincrono ed il circuito aciclico del circuito asincrono classificato così sono sottoposti ad un'analisi dinamica di sincronizzazione. Di conseguenza, l'analisi di sincronizzazione può essere fatta considerare un rischio del circuito sincrono ed il circuito da funzionare in risposta ad un segnale, può virtualmente essere ritenuto come orologio, è sottoposto all'analisi statica di sincronizzazione in moda da potere rendere il funzionamento analizzante efficiente.

 
Web www.patentalert.com

< Automated system-on-chip integrated circuit design verification system

< Method and apparatus for automatic recovery of microprocessors/microcontrollers during electromagnetic compatibility (EMC) testing

> Developement of hardmac technology files (CLF, tech and synlib) for RTL and full gate level netlists

> Boundary scan element and communication device made by using the same

~ 00093