The cells of the stacked type each comprise a MOS transistor formed in an active region of a substrate of semiconductor material and a capacitor formed above the active region; each MOS transistor has a first and a second conductive region and a control electrode and each capacitor has a first and a second plate separated by a dielectric region material, for example, ferroelectric one. The first conductive region of each MOS transistor is connected to the first plate of a respective capacitor, the second conductive region of each MOS transistor is connected to a respective bit line, the control electrode of each MOS transistor is connected to a respective word line, the second plate of each capacitor is connected to a respective plate line. The plate lines run perpendicular to the bit line and parallel to the word lines. At least two cells adjacent in a parallel direction to the bit lines share the same dielectric region material. In this way, the manufacturing process is not critical and the size of the cells is minimal.

Die Zellen der Staplungsart jede enthalten einen MOS Transistor, der in einer aktiven Region eines Substrates des Halbleitermaterials und des Kondensators gebildet wird über der aktiven Region gebildet wird; jeder MOS Transistor hat ein erstes und eine zweite leitende Region und eine Steuerelektrode und jeder Kondensator hat eine erste und zweite Platte, die durch ein dielektrisches Regionmaterial z.B. ferroelectric getrennt wird. Die erste leitende Region jedes MOS Transistors wird an die erste Platte eines jeweiligen Kondensators, die zweite leitende Region jedes MOS Transistors wird angeschlossen an eine jeweilige Spitze Linie, die Steuerelektrode jedes MOS Transistors wird angeschlossen an eine jeweilige Wortlinie, die zweite Platte jedes Kondensators wird angeschlossen an eine jeweilige Platte Linie angeschlossen. Die Platte Linien lassen Senkrechtes zur Spitze Linie und der Ähnlichkeit zu den Wortlinien laufen. Mindestens zeichnet zwei Zellen, die in einer Parallelrichtung an die Spitze angrenzend sind, Anteil das gleiche dielektrische Regionmaterial. Auf diese Art ist das Herstellungsverfahren nicht kritisch und die Größe der Zellen ist minimal.

 
Web www.patentalert.com

< Memory integrated circuit with improved reliability

< Method and apparatus for efficient data browsing

> Spacer assisted trench top isolation for vertical DRAM's

> Method for high aspect ratio gap fill using sequential HDP-CVD

~ 00093