The present invention provides novel power saving methods for programmable logic array (PLA) circuits. One method is to store the results of a previous PLA operation, and bypass a new operation if the inputs are the same as previous operation. Another method is to reset the PLA outputs when the correct results can be achieved by resetting output latches. A large PLA is divided into smaller sub-PLA's while individual sub-PLA's are controlled separately. It is therefore possible to save power by bypassing unrelated sub-PLA's. PLA's of the present invention consume less power than equivalent prior art PLA's by orders of magnitudes. For most cases, PLA's of the present invention also have better performance and better cost efficiency. The design procedures are completely controlled by user-friendly computer aid design tools. The regular structures of PLA and the simplicity in connections allow us to avoid RC effects of conductor lines. We are able to achieve full performance improvement as IC technologies continue to progress into smaller and smaller critical dimensions.

La actual invención proporciona los métodos del ahorro de energía de la novela para los circuitos programables del arsenal de la lógica (PLA). Un método es almacenar los resultados de una operación anterior del PLA, y puentea una nueva operación si las entradas son iguales que la operación anterior. Otro método es reajustar las salidas del PLA cuando los resultados correctos pueden ser alcanzados reajustando los cierres de la salida. Un PLA grande se divide en secundario-Sub-PLÁs más pequeños mientras que los secundario-Sub-PLÁs individuales se controlan por separado. Es por lo tanto posible ahorrar energía puenteando los secundario-Sub-PLÁs sin relación. Los PLÁs de la actual invención consumen menos energía que los PLÁs equivalentes del arte anterior por órdenes de magnitudes. Para la mayoría de los casos, los PLÁs de la actual invención también tienen un funcionamiento mejor y eficacia económica mejor. Los procedimientos de diseño son controlados totalmente por las herramientas de diseño de uso fácil de la ayuda de la computadora. Las estructuras regulares del PLA y de la simplicidad en conexiones permiten que evitemos efectos de RC de las líneas del conductor. Podemos alcanzar la mejora completa del funcionamiento a medida que las tecnologías del IC continúan progresando en dimensiones críticas más pequeñas y más pequeñas.

 
Web www.patentalert.com

< Dynamically generating expanded user messages in a computer system

< Built-in-self-test circuit for RAMBUS direct RDRAM

> Apparatus and method for determining a circuit floor plan

> Sequence numbering mechanism to ensure execution order integrity of inter-dependent smart card applications

~ 00093