The present invention is directed to a method of forming an FeRAM integrated circuit, which includes performing a capacitor stack etch to define the FeRAM capacitor. The method comprises etching a PZT ferroelectric layer with a high temperature BCl.sub.3 etch which provides substantial selectivity with respect to the hard mask. Alternatively, the PZT ferroelectric layer is etch using a low temperature fluorine component etch chemistry such as CHF.sub.3 to provide a non-vertical PZT sidewall profile. Such a profile prevents conductive material associated with a subsequent bottom electrode layer etch from depositing on the PZT sidewall, thereby preventing leakage or a "shorting out" of the resulting FeRAM capacitor.

Die anwesende Erfindung wird auf eine Methode der Formung einer FeRAM integrierten Schaltung verwiesen, die das Durchführen einer Kondensatorstapelätzung einschließt, um den FeRAM Kondensator zu definieren. Die Methode enthält das Ätzen einer PZT ferroelectric Schicht mit einer HochtemperaturÄtzung BCl.sub.3, die erhebliche Selektivität in Bezug auf die harte Schablone zur Verfügung stellt. Wechselweise ist die PZT ferroelectric Schicht Ätzung mit einer Fluorteilätzungchemie der niedrigen Temperatur wie CHF.sub.3, ein nicht-vertikales PZT Seitenwandprofil zur Verfügung zu stellen. Solch ein Profil verhindert das leitende Material, das mit einer folgenden Grundelektrodeschichtätzung am Niederlegen auf der PZT Seitenwand verbunden ist, dadurch esverhindert esverhindert Durchsickern oder ein "Kurzschluß aus" des resultierenden FeRAM Kondensators.