A method and apparatus for scanning the test and diagnostics control logic on a chip maintains the state of the chip in a frozen state as the scan of the normally free-running logic occurs. The chip is configured to select the test and diagnostics control logic if an instruction to scan the test and free-running logic is in the instruction register. A scan switch is configured to pass the scan output from the free-running logic to the test data output on the chip. Test data input is passed to the test and diagnostics control logic through the use of the scan select, as with the other logic units. The control interface is configured to feed a stop control and scan control signal back to the free-running logic under control of stop enable and scan enable signals. Outputs are forced to an electrically safe value by shadowing the driver control register, which controls the functional output.

Um método e um instrumento para fazer a varredura da lógica de controle do teste e do diagnóstico em uma microplaqueta mantêm o estado da microplaqueta em um estado frozen enquanto a varredura da lógica normalmente free-running ocorre. A microplaqueta está configurarada para selecionar a lógica de controle do teste e do diagnóstico se uma instrução para fazer a varredura do teste e da lógica free-running estiver no registo da instrução. Um interruptor de varredura é configurarado para passar a varredura output da lógica free-running à saída de dados do teste na microplaqueta. A entrada de dados do teste é passada à lógica de controle do teste e do diagnóstico com o uso da varredura seleta, como com as outras unidades da lógica. A relação do controle é configurarada para alimentar um controle do batente e a parte traseira do sinal de controle da varredura à lógica free-running sob o controle do batente permite e a varredura permite sinais. As saídas são forçadas a um valor eletricamente seguro sombreando o registo de controle do excitador, que controla a saída funcional.