Instruction processor and method supporting dual-mode execution of computer instructions. In various embodiments, certain instructions are executable in one of two modes. The first mode is compatible with the native instruction set and data words, and the second mode is an adaptation suitable for platform independent instructions. A control word RAM is addressed by the operation code of an instruction, and each word in the control word RAM includes an address into a microcode RAM. The address into the microcode RAM is manipulated in accordance with the various embodiments to reference either a first set of microcode for native instructions and data words, or a second set of microcode for execution in a platform-independent mode.

Processor di istruzione ed esecuzione di sostegno di doppio-modo di metodo delle istruzioni di calcolatore. In vari incorporamenti, determinate istruzioni sono eseguibili in uno di due modi. Il primo modo è compatibile con l'insieme delle istruzioni e le parole di dati natali ed il secondo modo è un adattamento adatto ad istruzioni del independent della piattaforma. Una parola di controllo RAM è indirizzata dal codice di funzionamento di un'istruzione ed ogni parola nella parola di controllo RAM include un indirizzo in una RAM di microcodice. L'indirizzo nella RAM di microcodice è maneggiato in conformità con i vari incorporamenti per riferire un primo insieme del microcodice per le istruzioni e le parole di dati natali, o un secondo insieme del microcodice per l'esecuzione in un modo piattaforma-indipendente.

 
Web www.patentalert.com

< System, process, apparatus and program for controlling special lot carrying in semiconductor carrying facility

< Fiber channel connection storage controller

> Register bit scanning

> Method and apparatus for cross-node sharing of cached dynamic SQL in a multiple relational database management system environment

~ 00093