A method and apparatus for executing an integrated circuit (IC) test program including at least one calling instruction partitions at least one called subroutine into first and second subroutine portions, loads IC test program instructions into a primary memory, loads the first subroutine portion into the primary memory contiguous with the calling instruction, inserts a memory transfer access instruction after the first portion, and loads a remainder of the IC test program instructions into primary memory. The method then executes instructions from primary memory. Execution of the calling instruction in the primary memory causes the second subroutine portion to be loaded into a FIFO element from a secondary memory. The first subroutine portion executes from the primary memory. Execution of the memory transfer access instruction initiates fetching and executing the second portion of the called subroutine from a first-in-first-out (FIFO) element.

Eine Methode und ein Apparat für die Durchführung einer integrierten Schaltung (IS) prüfen Programm einschließlich mindestens eine benennende Anweisung Fächer eins mindestens, das Subroutine in zuerst und zweite Subroutineteile, Lasten IS-Testprogrammanweisungen in einen Primärspeicher, Lasten der erste Subroutineteil in den Primärspeicher genannt wird, der mit der benennenden Anweisung angrenzend ist, Einsätze ein Gedächtnisübergangskommunikationsbefehl nach dem ersten Teil und Lasten ein Rest der IS-Test-Programmanweisungen in Primärspeicher. Die Methode führt dann Anweisungen vom Primärspeicher durch. Durchführung der benennenden Anweisung im Primärspeicher veranläßt den zweiten Subroutineteil, in ein Fifo Element von einem Sekundärspeicher geladen zu werden. Der erste Subroutineteil führt vom Primärspeicher durch. Durchführung des Gedächtnisübergangskommunikationsbefehls leitet das Holen und die Durchführung des zweiten Teils der benannten Subroutine von einem Element der Fifo (Fifo) ein.