A method and structure to determine timing windows in a static timing analysis of an integrated circuit design, determines for at least one node in the integrated circuit design, an initial set of sub-windows and merges the sub-windows of the initial set into a final set of sub-windows.

Une méthode et une structure pour déterminer des fenêtres de synchronisation dans une analyse statique de synchronisation d'une conception de circuit intégré, détermine pour au moins un noeud dans la conception de circuit intégré, un premier ensemble de sous-fenêtres et des fusions les sous-fenêtres de l'ensemble initial dans un ensemble final de sous-fenêtres.