An ECC circuit implements a first error correction using a first BCH connection code and flash memory chips implement a second error connection using a second BCH error correction code which uses the same Galois filed. A controller implements error detection based on the first error correction code and using the information provided by the flash memory chip. Upon detecting error, the controller cancles the result of the second error correction made by the flash memory chip based on correction information and information of the error position and error value provided by the flash memory chip. The controller calculates the error position and error value by using the syndrome of the second error correction code derived from the information of computation and the syndrome of first error connection code and implements error correction for the related data based on the calculated error position and error value.

Um circuito de ECC executa uma primeira correção de erro usando um primeiro código da conexão de BCH e as microplaquetas de memória do flash executam uma segunda conexão do erro usando um segundo código de correção de erro de BCH que use o mesmo Galois arquivado. Um controlador executa a deteção de erro baseada no primeiro código de correção de erro e em usar a informação fornecida pela microplaqueta de memória flash. Em cima de detectar o erro, os cancles do controlador o resultado da segunda correção de erro feita pela microplaqueta de memória flash baseada na informação da correção e a informação da posição do erro e do valor do erro forneceram pela microplaqueta de memória flash. O controlador calcula a posição do erro e o valor do erro usando o syndrome do segundo código de correção de erro derivado da informação da computação e o syndrome do primeiro código da conexão do erro e executa a correção de erro para os dados relacionados baseados na posição do erro e no valor calculados do erro.