A semiconductor memory device has a cell array, first normal elements each defined within the cell array as a group of memory cells arranged in a first direction of the cell array, second normal elements each defined within the cell array as a group of memory cells arranged in a second direction of the cell array, each the second normal element selecting a memory cells in operative association with a corresponding one of the first normal elements, first redundant elements disposed for replacement of defective first normal elements within the cell array, and second redundant elements disposed for replacement of defective second normal elements within the cell array. There are defined within the cell array first/second repair region as group of first/second normal elements with permission of replacement by each first/second redundant element.

Un dispositivo de memoria de semiconductor tiene un arsenal de célula, primeros elementos normales cada uno definido dentro del arsenal de célula como grupo de células de memoria dispuestas en una primera dirección del arsenal de célula, segundos elementos normales cada uno definido dentro del arsenal de célula como grupo de células de memoria dispuestas en una segunda dirección del arsenal de célula, cada el segundo elemento normal que selecciona las células de una memoria en la asociación operativa con correspondiente de los primeros elementos normales, primeros elementos redundantes dispuestos para el reemplazo de primeros elementos normales defectuosos dentro del arsenal de célula, y de elementos en segundo lugar redundantes dispuestos para el reemplazo de segundos elementos normales defectuosos dentro del arsenal de célula. Allí son definidos dentro de la región de la reparación del arsenal de célula first/second como grupo de elementos normales de first/second con el permiso del reemplazo por cada elemento redundante de first/second.

 
Web www.patentalert.com

< Packet-based integrated circuit dynamic random access memory device incorporating an on-chip row register cache to reduce data access latencies

< Small signal, low power read data bus driver for integrated circuit devices incorporating memory arrays

> Packet-based integrated circuit dynamic random access memory device incorporating an on-chip row register cache to reduce data access latencies

> Synchronous dynamic random access memory

~ 00090