At memory controller system is provided including a plurality of memory controller subsystems each coupled between memory and one of a plurality of computer components. Each memory controller subsystem includes at least one queue for managing pages in the memory. In use, each memory controller subsystem is capable of being loaded from the associated computer component independent of the state of the memory. Since high bandwidth and low latency are conflicting requirements in high performance memory systems, the present invention separates references from various computer components into multiple command streams. Each stream thus can hide precharge and activate bank preparation commands within its own stream for maximum bandwidth. A page context switch technique may be employed that allows instantaneous switching from one look ahead stream to another to allow low latency and high bandwidth while preserving

Bij geheugencontrolemechanisme wordt het systeem verstrekt met inbegrip van een meerderheid van de subsystemen van het geheugencontrolemechanisme elk gekoppeld tussen geheugen en één van een meerderheid van computercomponenten. Elk subsysteem van het geheugencontrolemechanisme omvat minstens één rij voor het beheren van pagina's in het geheugen. In gebruik, kan elk subsysteem van het geheugencontrolemechanisme van de geassocieerde onafhankelijke van de computercomponent van de staat van het geheugen worden geladen. Aangezien de hoge bandbreedte en de lage latentie tegenstrijdige vereisten in de systemen van het hoge prestatiesgeheugen zijn, scheidt de onderhavige uitvinding verwijzingen van diverse computercomponenten in veelvoudige bevelstromen. Elke stroom kan zo voorlading verbergen en de bevelen van de bankvoorbereiding activeren binnen zijn eigen stroom voor maximumbandbreedte. Een de schakelaartechniek van de paginacontext kan worden aangewend die toestaat de onmiddellijke omschakeling van één vooruit stroom aan een andere kijkt om lage latentie toe te staan en hoge bandbreedte terwijl het bewaren