A semiconductor memory device. The device includes a bit line, a memory cell coupled to the bit line and a word line coupled to the memory cell. A first time between the receiving of a read command for a read operation in order to read data from the memory cell and the beginning of the read operation is different from a second time between the receiving of a write command for a write operation in order to write data to the memory cell and the beginning of the write operation.

Приспособление памяти полупроводника. Приспособление вклюает линию бита, ячейкы памяти соединенный к линии бита и линии слова соединенным к ячейкы памяти. Первый раз между получать прочитанной команды для прочитанных данных по деятельности прочитанных от ячейкы памяти и началом прочитанной деятельности отличает второе время между получать команды писания для деятельности писания для писания данных к ячейкы памяти и начала деятельности писания.

 
Web www.patentalert.com

< Intermediate-grain reconfigurable processing device

< Up-converter and down-converter for in-building CATV system

> Power enabling mechanism, a power enabling method, and a controller for an input/output device

> Apparatus and method for automatically verifying a designed circuit

~ 00090