The present invention is related to a processor capable of speculatively executing an instruction having a data dependence upon a preceding instruction in order to improve the efficiency of dynamically scheduling instructions. The reissue of instructions is possible without lowering the efficiency of the instruction scheduling process by dividing the function of scheduling instructions and the function of the reissue of instructions.

Die anwesende Erfindung hängt mit einem Prozessor zusammen, der zu eine Anweisung spekulativ durchführen fähig ist, die eine Datenabhängigkeit nach einer vorhergehenden Anweisung, um die Leistungsfähigkeit der dynamisch festlegenanweisungen zu verbessern hat. Der Reissue von Anweisungen ist möglich, ohne die Leistungsfähigkeit des Anweisung festlegenprozesses zu senken, indem man die Funktion der Terminplanung von von Anweisungen und die Funktion des Reissue von Anweisungen teilt.

 
Web www.patentalert.com

< Method and mechanism for speculatively executing threads of instructions

< Fault vector pointer table

> Method and apparatus for connecting single master devices to a multimaster wired-and bus environment

> Execution of instructions using op code lengths longer than standard op code lengths to encode data

~ 00090