A memory system that includes a dynamic random access memory (DRAM) cell including an access transistor and a capacitor structure fabricated in a semiconductor substrate. The capacitor structure is fabricated by forming a cavity in a shallow trench isolation region, thereby exposing a sidewall region of the substrate below the upper surface of the substrate. A dielectric layer is formed over the upper surface and the sidewall region of the substrate. A polysilicon layer is formed over the dielectric layer and patterned to form a capacitor electrode of the capacitor structure that extends over the upper surface and the sidewall region of the substrate. The capacitor electrode is partially recessed below the upper surface of the substrate. The polysilicon layer is also patterned to form the gate electrode of the access transistor.

Un sistema de la memoria que incluye una célula dinámica de la memoria de acceso al azar (COPITA) incluyendo un transistor del acceso y una estructura del condensador fabricados en un substrato del semiconductor. La estructura del condensador es fabricada formando una cavidad en una región baja del aislamiento del foso, de tal modo exponiendo una región del flanco del substrato debajo de la superficie superior del substrato. Una capa dieléctrica se forma sobre la superficie superior y la región del flanco del substrato. Una capa del polysilicon se forma sobre la capa dieléctrica y está modelada para formar un electrodo del condensador de la estructura del condensador que extiende sobre la superficie superior y la región del flanco del substrato. El electrodo del condensador se ahueca parcialmente debajo de la superficie superior del substrato. La capa del polysilicon también está modelada para formar el electrodo de puerta del transistor del acceso.