In electropolishing a metal layer on a semiconductor wafer, a dielectric layer is formed on the semiconductor wafer. The dielectric layer is formed with a recessed area and a non-recessed area. A plurality of dummy structures are formed within the recessed areas where the dummy structures are inactive areas configured to increase the planarity of a metal layer subsequently formed on the dielectric layer. A metal layer is then formed to fill the recessed area and cover the non-recessed area and the plurality of dummy structures. The metal layer is then electropolished to expose the non-recessed area.

В электрополировке слой металла на вафле полупроводника, диэлектрический слой сформирован на вафле полупроводника. Диэлектрический слой сформирован с утопленной областью и нон-utoplenno1 областью. Множественность думмичных структур сформирована в пределах утопленных областей где думмичными структурами будут бездействующие области установленные для того чтобы увеличить planarity слоя металла затем сформированного на диэлектрическом слое. Слой металла после этого сформирован для того чтобы заполнить утопленную область и покрыть нон-utoplennuh зону и множественность думмичных структур. Слой металла после этого electropolished для того чтобы подвергнуть действию нон-utoplenna4 область.

 
Web www.patentalert.com

< Protection of tungsten alignment mark for FeRAM processing

< Current limiting arrangement and method

> Hydrogen storage composition and method

> Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing

~ 00089