A device generally comprising a memory array and a burst sequence generator. The memory array may be configured to store data. The burst sequence generator may be configured to generate a burst sequence in response to address information received by the device. The burst sequence may be configured to identify a plurality of locations for storing data in the memory array. The device may have a maximum operating current of 50 milliamps and/or a maximum standby current of about 25 microamps.

Um dispositivo que compreende geralmente uma disposição da memória e um gerador da seqüência do estouro. A disposição da memória pode ser configurarada para armazenar dados. O gerador da seqüência do estouro pode ser configurarado para gerar uma seqüência do estouro em resposta à informação do endereço recebida pelo dispositivo. A seqüência do estouro pode ser configurarada para identificar um plurality das posições para armazenar dados na disposição da memória. O dispositivo pode ter uma corrente operando-se máxima de 50 miliampères e/ou uma corrente à espera máxima de aproximadamente 25 microampères.

 
Web www.patentalert.com

< Systems and methods for secure transaction management and electronic rights protection

< System and method for audio control

> Reducing clock skew in clock gating circuits

> Semiconductor device and semiconductor device testing method

~ 00088