Digital latency shift communication problems from a driver chip to a receiver chip are overcome by scheduling a data output latency, a data input latency, a data output command, and/or a data output command, such that data outputted by the driver chip is received by the receiver chip at the correct time. A digital shift detection circuit detects the offset of the actual latencies from predetermined latencies. The offset of the latency is fed back to the scheduling circuit to override the predetermined latencies and/or command inputs that control the chip. The offset can be directly back-fed to the chip driver or chip receiver to compensate for digital shifts. Digital shift detection is achieved by measuring actual latencies with a manufacturing stand-alone tester, or with a built-in tester integral to the system. The digital shift detection predicts the conditions that create a digital shift by way of a mathematical model.

Digital Latenzschiebekommunikations-Fehler von einem Treiberspan zu einem Empfängerspan werden überwunden, indem man eine Datenausgang Latenz, eine Dateneingabelatenz, ein Datenausgang Befehl festlegt, und/oder wird ein Datenausgang Befehl, so, daß Daten durch den Treiberspan outputted, durch den Empfängerspan zur korrekten Zeit empfangen. Eine digitale Schiebeauswerteschaltung ermittelt den Versatz der tatsächlichen Latenz von vorbestimmter Latenz. Der Versatz der Latenz wird zum festlegenstromkreis rückgewirkt, um die vorbestimmte Latenz und/oder die Befehl Eingänge überzulaufen, die den Span steuern. Der Versatz kann direkt sein zurück-einzog zum Spantreiber oder zum Spanempfänger, um digitale Verschiebungen zu entschädigen. Digital Schiebeabfragung wird erzielt, indem man tatsächliche Latenz mit einer Herstellung alleinstehenden Prüfvorrichtung oder mit einem eingebauten Prüfvorrichtungintegral zum System mißt. Die digitale Schiebeabfragung sagt die Bedingungen voraus, die eine digitale Verschiebung über ein mathematisches Modell verursachen.