A computer architecture that includes a hierarchical memory system and one or more processors. The processors execute memory access instructions whose semantics are defined in terms of the hierarchical structure of the memory system. That is, rather than attempting to maintain the illusion that the memory system is shared by all processors such that changes made by one processor are immediately visible to other processors, the memory access instructions explicitly address access to a processor-specific memory, and data transfer between the processor-specific memory and the shared memory system. Various alternative embodiments of the memory system are compatible with these instructions. These alternative embodiments do not change the semantic meaning of a computer program which uses the memory access instructions, but allow different approaches to how and when data is actually passed from one processor to another.

Una arquitectura de computadora que incluye un sistema jerárquico de la memoria y unos o más procesadores. Los procesadores ejecutan las instrucciones de acceso de memoria que semántica se define en términos de la estructura jerárquica del sistema de la memoria. Es decir, más bien que procurando mantener la ilusión que el sistema de la memoria es compartido por todos los procesadores tales que los cambios realizados por un procesador son inmediatamente visibles a otros procesadores, las instrucciones de acceso de memoria tratan explícitamente el acceso a una memoria procesador-especi'fica, y la transferencia de datos entre la memoria procesador-especi'fica y el sistema compartido de la memoria. Las varias encarnaciones alternativas del sistema de la memoria son compatibles con estas instrucciones. Estas encarnaciones alternativas no cambian el significado semántico de un programa de computadora que utilice las instrucciones de acceso de memoria, pero permiten diversos acercamientos a cómo y a cuando los datos se pasan realmente a partir de un procesador a otro.

 
Web www.patentalert.com

< Method and apparatus for reliable and efficient data communications

< Intelligent electronic program guide

> Self-test electronic assembly and test system

> Method for optimizing locks in computer programs

~ 00088