Instruction branching circuitry including a plurality of logical stacks each having a plurality of entries for storing an address to a corresponding instruction in memory. A counter generates a pointer to an entry in an active one of the logical stacks, the counter including incrementation logic incrementing a stored pointer value following a Push operation and decrementation logic decrementing the stored pointer value following a Pop operation to the active one of the logical stacks. Selector circuitry selects the active one of the logical stacks in accordance with the performance of the Push and Pop operations.

Circuits s'embranchants comprenant une pluralité de piles logiques chacun d'instruction ayant une pluralité d'entrées pour stocker une adresse à une instruction correspondante dans la mémoire. Un compteur produit d'un indicateur à une entrée dans active des piles logiques, le compteur comprenant la logique d'augmentation incrémentant une valeur d'indicateur stockée suivant une logique d'opération et de decrementation de poussée décrémentant la valeur d'indicateur stockée suivant une opération de bruit à l'active des piles logiques. Les circuits de sélecteur choisissent l'actif des piles logiques selon l'exécution des opérations de poussée et de bruit.