A circuit for synchronizing an internal time signal to an external time signal includes a first timer, a second timer, and a comparator. The first timer repetitively increments and outputs a first time signal. The second timer repetitively outputs a second time signal. The comparator drives an active comparator signal if the first time signal is greater than the second time signal, or otherwise an inactive signal. The first timer saves the second time signal as the first time signal in response to a control signal derived from the inactive comparator signal and repetitively increments and outputs the first time signal. Alternatively, the first timer freezes, i.e., preventing the repetitive incrementing, of the first time signal in response to a control signal derived from the active comparator signal. The second timer repetitively increments and outputs the second time signal in response to a control signal derived from the active comparator signal. When the first time signal becomes less than or equal to the second time signal, the first timer unfreezes the first time signal in response to a control signal derived from the inactive comparator signal.

Un circuito per la sincronizzazione del segnale interno di tempo ad un segnale esterno di tempo include un primo temporizzatore, un secondo temporizzatore e un comparatore. I primi del temporizzatore incrementi ed uscite ripetutamente un segnale di prima volta. Il secondo temporizzatore ripetutamente produce un segnale di seconda volta. Il comparatore guida un segnale di comparatore attivo se la prima volta il segnale è più grande di segnali la seconda volta, o al contrario un segnale inattivo. Il primo temporizzatore risparmia la seconda volta il segnale come la prima volta segnala in risposta ad un segnale di controllo derivato dal segnale di comparatore inattivo e ripetutamente gli incrementi e le uscite la prima volta segnalano. Alternativamente, il primo temporizzatore congela, cioè, impedendo incrementing ripetuto, di la prima volta segnale in risposta ad un segnale di controllo derivato dal segnale di comparatore attivo. I secondi del temporizzatore incrementi ed uscite ripetutamente la seconda volta il segnale in risposta ad un segnale di controllo ha derivato dal segnale di comparatore attivo. Quando la prima volta il segnale diventa inferiore o uguale a segnali la seconda volta, il primo temporizzatore unfreezes la prima volta il segnale in risposta ad un segnale di controllo ha derivato dal segnale di comparatore inattivo.

 
Web www.patentalert.com

< (none)

< Static reduction

> Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system

> (none)

~ 00086