A system and method for testing at least one interface of a digital integrated circuit while at least one other interface of the digital integrated circuit operates in a normal mode is disclosed. Each interface includes at least one boundary scan cell such that each boundary scan cell is electrically coupled to a pin of the digital integrated circuit. The method includes selectively categorizing at least one interface into a first category. At least one other interface is selectively categorized into a second category. A first mode signal is provided to the interfaces categorized into the test mode category such that the interfaces categorized into the test mode category operate in a test mode. A second mode signal is provided to the interfaces categorized into the normal operation mode category such that the interfaces categorized into the normal operation mode category operate in a normal operation mode.

Un sistema y un método para probar por lo menos un interfaz de un circuito integrado digital mientras que por lo menos un otro interfaz del circuito integrado digital funciona en un modo normal se divulga. Cada interfaz incluye por lo menos una célula de la exploración del límite tales que cada célula de la exploración del límite está juntada eléctricamente a un perno del circuito integrado digital. El método incluye selectivamente categorizar por lo menos un interfaz en una primera categoría. Por lo menos un otro interfaz se categoriza selectivamente en una segunda categoría. Una primera señal del modo se proporciona a los interfaces categorizados en la categoría del modo de la prueba tales que los interfaces categorizados en la categoría del modo de la prueba funcionan en un modo de la prueba. Una segunda señal del modo se proporciona a los interfaces categorizados en la categoría normal del modo de la operación tales que los interfaces categorizados en la categoría normal del modo de la operación funcionan en un modo normal de la operación.

 
Web www.patentalert.com

< (none)

< Uninitialized memory watch

> Method and system for optimizing data transfers between devices interconnected by buses operating at different clocking speeds

> (none)

~ 00086