A circuit for freezing a video frame having a first field interlaced with a second field. The circuit generally comprises a memory and a filter. The memory may be configured to present a plurality of coefficient signals that define (i) a first coefficient set for the first field and (ii) a second coefficient set for the second field. The filter may be configured to present a new frame in place of the video frame. The new frame may be generated from either (i) the first field and the first coefficient set in response to freezing on the first field or (ii) the second field and the second coefficient set in response to freezing on the second field.

Un circuito per il congelamento della struttura video che ha un primo campo intrecciato con un secondo campo. Il circuito contiene generalmente una memoria e un filtro. La memoria può essere configurata per presentare una pluralità di segnali di coefficente che definiscono (i) un primo insieme di coefficente per il primo campo e (ii) un secondo coefficente si è regolato per il secondo campo. Il filtro può essere configurato per presentare una nuova struttura al posto di video struttura. La nuova struttura può essere generata (i) dal primo campo ed il primo insieme di coefficente in risposta al congelamento sul primo campo o (ii) il secondo campo ed il secondo coefficente si regolano in risposta al congelamento sul secondo campo.

 
Web www.patentalert.com

< (none)

< Device for controlling the displaying of characters in a video system

> Multi-standard channel decoder for real-time digital broadcast reception

> (none)

~ 00086