A simulation circuit for MOS transistors is provided in which neither oscillation nor a change in a characteristic of feedback capacitance occurs. A ratio of a junction capacitance characteristic of a third diode and an electrostatic capacity characteristic of a capacitor to be displayed, changes in response to a change in a voltage between a drain and a gate and the junction capacitance characteristic of the third diode and the electrostatic capacity characteristic of the capacitor are displayed at an equal ratio in a region where a voltage between the drain and gate is almost 0 (zero) V and, therefore, normal simulation testing can be done and no oscillation occurs. Moreover, since no resistor component is connected in series in the third diode and the capacitor, there is no time constant. Therefore, a characteristic curve of the feedback capacitance can be normally obtained irrespective of the change rate of the voltage between the drain and gate.

Un circuito de la simulación para los transistores del MOS se proporciona en los cuales ni la oscilación ni un cambio en una característica de la capacitancia de regeneración ocurre. Un cociente de una capacitancia de la ensambladura característica de un tercer diodo y de una capacidad electrostática característicos de un condensador ser exhibido, los cambios en respuesta a un cambio en un voltaje entre un dren y una puerta y la capacitancia de la ensambladura característicos del tercer diodo y la capacidad electrostática característica del condensador se exhiben en un cociente igual en una región donde un voltaje entre el dren y la puerta es casi 0 V (cero) y, por lo tanto, la prueba normal de la simulación puede ser hecha y ninguna oscilación ocurre. Por otra parte, puesto que no se conecta ningún componente del resistor en serie en el tercer diodo y el condensador, no hay constante del tiempo. Por lo tanto, una curva característica de la capacitancia de regeneración puede ser independiente normalmente obtenido del índice del cambio del voltaje entre el dren y la puerta.

 
Web www.patentalert.com

< (none)

< Plasma display device with reduced display defects

> Surface treatment process for fabricating a panel of an organic light emitting device

> (none)

~ 00085