In the present invention a twin MONOS metal bit line array is read and programmed using a three dimensional programming method with X, Y and Z dimensions. The word line address is the X address. The control gate line address is a function of the X and Z addresses, and the bit line address is a function of the Y and Z addresses. Because the bit lines and the control gate lines of the memory array are orthogonal a single cell can be erased with an adjacent memory, having the same selected bit and control gate lines, being inhibited from erase by application of the proper voltages to unselected word, control gate and bit lines.

Στην παρούσα εφεύρεση που ένα δίδυμο μέταλλο MONOS δάγκωσε τη σειρά γραμμών διαβάζεται και προγραμματίζεται χρησιμοποιώντας μια διαστατική μέθοδο προγραμματισμού τρία με τις διαστάσεις Χ, Υ και ζ. Η διεύθυνση γραμμών λέξης είναι η διεύθυνση Χ. Η διεύθυνση γραμμών πυλών ελέγχου είναι μια λειτουργία των διευθύνσεων Χ και ζ, και η διεύθυνση γραμμών κομματιών είναι μια λειτουργία των διευθύνσεων Υ και ζ. Επειδή οι γραμμές κομματιών και οι γραμμές πυλών ελέγχου της σειράς μνήμης είναι ορθογώνιες ένα μονό κύτταρο μπορεί να σβηθεί με μια παρακείμενη μνήμη, που έχει το ίδιο επιλεγμένο κομμάτι και οι γραμμές πυλών ελέγχου, που εμποδίζονται από σβήνουν από την εφαρμογή των κατάλληλων τάσεων στην unselected λέξη, την πύλη ελέγχου και τις γραμμές κομματιών.

 
Web www.patentalert.com

< (none)

< Catalyst for olefin polymerization and process for producing olefin polymer with the catalyst

> Switchgear

> (none)

~ 00085