A memory-cell array includes a substrate forming parallel first and second trenches. A transistor's upper source/drain region adjoins two of the first and two of the second trenches, and lies above its lower source/drain region. A conductive structure in a first trench associated with the transistor adjoins the upper source/drain region at its first edge. An insulating structure in the associated first trench insulates the conductive structure from a second edge and from a bottom of the associated first trench. A word line, on which is a further insulating layer, is over the upper/source drain region and parallel to the associated first trench bulges into the second trenches. Insulating spaces adjoin the word line laterally. A contact on the conductive structure and in electrical communication with the upper source/drain region connects with a capacitor.

Omvat een geheugen-cel serie een substraat eerst vormt parallel en tweede geulen. Grenzen de hogere bron van een transistor/het afvoerkanaalgebied aan twee van eerste en twee van de tweede geulen, en liggen boven zijn lager bron/afvoerkanaalgebied. Een geleidende structuur in een eerste geul verbonden aan de transistor grenst aan het hogere bron/afvoerkanaalgebied bij zijn eerste rand. Een isolerende structuur in de bijbehorende eerste geul isoleert de geleidende structuur van een tweede rand en van een bodem van de bijbehorende eerste geul. Een woordlijn, waarop een verdere het isoleren laag is, is over het hoger/bronafvoerkanaalgebied en de parallel aan de bijbehorende eerste geulzwellingen in de tweede geulen. Het isoleren de ruimten grenzen lateraal aan de woordlijn. Een contact op de geleidende structuur en in elektromededeling met het hogere bron/afvoerkanaalgebied verbindt aan een condensator.