A mechanism that includes an apparatus and method for accessing a segment of data from main memory that less than the size of a cacheline is herein disclosed. I/O devices connected to an I/O bridge unit having one or more caches make DMA read and write requests for sub-cachelines of data that are less than the cacheline size.

Een mechanisme dat apparaten en een methode omvat om tot een segment gegevens van hoofdgeheugen toegang te hebben dat minder dan de grootte van een cacheline hierin wordt onthuld. I/O apparaten die aan een I/O brugeenheid worden aangesloten die één of meerdere geheime voorgeheugens heeft maken DMA verzoeken om sub-cachelines van gegevens lezen en schrijven die minder dan de cachelinegrootte zijn.