A digital to analog converter (40) includes a pulse width modulator (14) and a class-D amplifier (16). The class-D amplifier (16) includes a low pass filter (34). A differential signal is available from two nodes (outp, outm) on the amplifier. Common mode compensation circuitry (42) generates a compensation signal during periods where a PWM signal is not being generated to maintain a common mode average value of (Avdd +Avss)/2 from the nodes, without affecting the differential signal.

Een digitale aan analoge convertor (40) omvat een modulator van de impulsbreedte (14) en een klasse-D versterker (16). De klasse-D versterker (16) omvat een lage pasfilter (34). Een differentieel signaal is beschikbaar bij twee knopen (outp, outm) op de versterker. Gemeenschappelijk schakelschema van de wijzecompensatie (42) produceert een compensatiesignaal tijdens periodes waar een signaal PWM wordt geproduceerd om geen gemeenschappelijke wijze gemiddelde waarde van te handhaven (Avdd + Avss)/2 van de knopen, zonder het differentiële signaal te beïnvloeden.