A method of evaluating decoupling capacitor placement for Very Large Scale Integrated Chips (VLSI) is disclosed. Included in the method is an analysis of the usage for each decoupling capacitor, the distance from the devices, and the locations of the devices and decoupling capacitors. Also addressed are the orientations and size of the components.

Een methode om het loskoppelen condensatorplaatsing voor zeer Grote Schaal te evalueren integreerde Spaanders (VLSI) wordt onthuld. Omvat in de methode worden een analyse van het gebruik voor elke het loskoppelen condensator, de afstand van de apparaten, en de plaatsen van de apparaten en het loskoppelen van condensatoren. Ook gericht worden de richtlijnen en de grootte van de componenten.