A data processing device has a circuit for correcting an effect of executing memory access instructions out of order with respect to one another in a pipeline. A detector detects whether a same memory location is addressed by a first and second memory address used to access memory for a first and second memory access instruction that are processing at a predetermined relative distance in the pipeline respectively. A correction circuit modifies data handling in a pipeline stage processing the first memory access instruction when the detector signals the addressing of the same memory location and the first and/or second memory access instruction programs a command to compensate said effect of out of order execution of the first memory access instruction with respect to said second memory access instruction.

Введенное информачи приспособление имеет цепь для исправлять влияние исполнять инструкции доступа к памяти out of order по отношению к одному другое в трубопроводе. Детектор обнаруживает приготовлен ли такой же участка памяти первый и второй адреса памяти используемый для того чтобы достигнуть памяти для первой и второй инструкции доступа к памяти обрабатывает на предопределенном относительном расстоянии в трубопроводе соответственно. Цепь коррекции дорабатывает регулировать данных в этапе трубопровода обрабатывая первую инструкцию доступа к памяти когда детектор сигнализирует адресовать такой же участка памяти и первая and/or вторая инструкция доступа к памяти программирует команду компенсировать сказанное влияние out of order исполнения первой инструкции доступа к памяти по отношению к сказанной второй инструкции доступа к памяти.