A method for performing a static timing analysis on an integrated circuit chip or module taking into account the effect of wiring interconnection coupling is described. The wiring interactions are modeled as appropriate equivalent grounded capacitances, allowing traditional delay calculation methods to be applied. The method includes the steps of assigning a pessimistic value to the wiring coupling interaction between nets forming the integrated circuit chip; performing the static timing analysis using computed timing parameters which are a function of net capacitance, the net capacitance being based on the pessimistic value of the coupling interaction between the nets; updating the net capacitance of selected nets based on 1) an overlap between an arrival time window of each of the selected nets and a possible arrival time window of each of the other nets which are coupled to the each of selected nets, and 2) on the slew of each of the selected nets and the slew of each of the other nets which are coupled to the selected nets; and updating the static timing analysis based on the updated net capacitances of the selected nets.

Une méthode pour exécuter une analyse statique de synchronisation sur un morceau ou un module de circuit intégré tenant compte de l'effet de câbler l'accouplement d'interconnexion est décrite. Les interactions de câblage sont modelées en tant que capacités au sol équivalentes appropriées, laisser traditionnel retardent des méthodes de calcul à appliquer. La méthode inclut les étapes d'assigner une valeur pessimiste à l'interaction d'accouplement de câblage entre les filets formant le morceau de circuit intégré ; exécutant l'analyse statique de synchronisation en utilisant les paramètres de synchronisation calculés qui sont une fonction de la capacité nette, la capacité nette étant basée sur la valeur pessimiste de l'interaction d'accouplement entre les filets ; mettant à jour la capacité nette des filets choisis basés sur 1) un chevauchement entre une fenêtre de temps d'arrivée de chacun des filets choisis et une fenêtre possible de temps d'arrivée de chacun des autres filets qui sont couplés au chacun de filets choisis, et 2) sur le groupe de chacun des filets choisis et le groupe de chacun des autres filets qui sont couplés aux filets choisis ; et mettant à jour l'analyse statique de synchronisation basée sur les capacités nettes mises à jour des filets choisis.

 
Web www.patentalert.com

< Method for handling coupling effects in static timing analysis

< Method for handling coupling effects in static timing analysis

> Method and apparatus for tolerating unrecoverable errors in a multi-processor data processing system

> Easily coalesced, sub-allocating, hierarchical, multi-bit bitmap-based memory manager

~ 00083