A circuit and method for a memory cell with a vertical transistor and a trench capacitor. The cell includes an access transistor that is formed in a pillar of a single crystal semiconductor material. The transistor has vertically aligned first and second source/drain regions and a body region. The transistor also includes a gate that is formed along a side of the pillar. A trench capacitor is also included in the cell. A first plate of the trench capacitor is formed integral with the first source/drain region. A second plate is disposed adjacent to the first plate and separated from the first plate by a gate oxide.

Ein Stromkreis und eine Methode für eine Speicherzelle mit einem vertikalen Transistor und einem Grabenkondensator. Die Zelle schließt einen Zugang Transistor mit ein, der in einem Pfosten eines Halbleitermaterials des einzelnen Kristalles gebildet wird. Der Transistor hat vertikal zuerst und zweite source/drain Regionen und eine Körperregion übereingestimmt. Der Transistor schließt auch ein Gatter ein, das entlang einer Seite des Pfostens gebildet wird. Ein Grabenkondensator ist auch in der Zelle eingeschlossen. Eine erste Platte des Grabenkondensators ist gebildetes Integral mit der ersten source/drain Region. Eine zweite Platte wird neben der ersten Platte abgeschaffen und getrennt von der ersten Platte durch ein Gatteroxid.