A programmed computer generates descriptions of circuits (called
"checkers") that flag functional defects in a description of a circuit
undergoing functional verification. The programmed computer automatically
converts the circuit's description into a graph, automatically examines
the graph for instances of a predetermined arrangement of nodes and
connections, and automatically generates instructions that flag a behavior
of a device represented by the instance in conformance with a known
defective behavior. The checkers can be used during simulation or
emulation of the circuit, or during operation of the circuit in a
semiconductor die The circuit's description can be in Verilog or VHDL and
the automatically generated checkers can also be described in Verilog or
VHDL. Therefore, the checkers can co-simulate with the circuit, monitoring
the simulated operation of the circuit and flagging detective behavior.
The programmed computer can automatically determine load conditions of
registers in the circuit and automatically generate checkers to flag data
loss in the registers. Some of the checkers may use signals generated by
other checkers.
Una computadora programada genera descripciones de los circuitos (llamados los "inspectores") los defectos funcionales de esa bandera en una descripción de un circuito que experimenta la verificación funcional. La computadora programada convierte automáticamente la descripción del circuito en un gráfico, examina automáticamente el gráfico para los casos de un arreglo predeterminado de nodos y de conexiones, y genera automáticamente las instrucciones que señalan un comportamiento por medio de una bandera de un dispositivo representado por el caso en conformidad con un comportamiento defectuoso sabido. Los inspectores pueden ser utilizados durante la simulación o la emulación del circuito, o durante la operación del circuito en el dado del semiconductor la descripción del circuito puede estar en Verilog o VHDL y los inspectores automáticamente generados se pueden también describir en Verilog o VHDL. Por lo tanto, los inspectores pueden co-simular con el circuito, supervisando la operación simulada del circuito y señalando comportamiento por medio de una bandera detective. La computadora programada puede determinar automáticamente condiciones de carga de registros en el circuito y generar automáticamente a inspectores para señalar pérdida de los datos por medio de una bandera en los registros. Algunos de los inspectores pueden utilizar las señales generadas por otros inspectores.
