A method and structure of clock optimization including creating an initial placement of clock feeding circuits according to clock signal requirements; identifying clusters of the clock feeding circuits, wherein each cluster includes a distinct clock signal supply device to which each clock feeding circuit within the cluster is connected; changing pin connections between the clock feeding circuits and clock signal supply devices to switch selected ones of the clock feeding circuits to different clusters to reduce lengths of wires between the clock feeding circuits and the clock signal supply devices within each cluster; and adjusting positions of the clock feeding circuits within design constraints to further reduce the lengths of the wires.

Een methode en een structuur van klokoptimalisering met inbegrip van het creƫren van een eerste plaatsing van klok het voeden kringen volgens de vereisten van het kloksignaal; identificeert clusters van de klok het voeden kringen, waarin elke cluster een verschillend de leveringsapparaat omvat van het kloksignaal waarmet elke klok het voeden kring binnen de cluster wordt verbonden; de veranderende speldverbindingen tussen de klok het voeden kringen en de te schakelen de leveringsapparaten van het kloksignaal selecteerden degenen van de klok het voeden kringen aan verschillende clusters om lengten van draden tussen de klok het voeden kringen en de de leveringsapparaten van het kloksignaal binnen elke cluster te verminderen; en het aanpassen posities van de klok het voeden kringen binnen ontwerpbeperkingen de lengten van de draden verder om te verminderen.

 
Web www.patentalert.com

< Latch clustering for power optimization

< Latch clustering for power optimization

> System and method for message transmission between network nodes connected by parallel links

> Method, system and program products for resolving potential deadlocks

~ 00082