A VLSI circuit having regular, tiled arrays of cells is designed using a method and an apparatus to allow automatic creation of the artwork needed to distribute power from a top-level power grid (i.e., lines VDD and GND) to power rails in lower-level metal layers of cells. That is, the cell arrays may include power rails that need to be connected to a top-level power grid. The method and apparatus may be used in conjunction with software tools used to create other elements of the VLSI design. The method and apparatus automate the task of connecting each of the cells in the array to the power lines.

Een kring die van VLSI regelmatige, betegelde series van cellen heeft wordt ontworpen gebruikend een methode en een apparaat om automatische verwezenlijking van het kunstwerk toe te staan nodig om macht van een top-level machtsnet (d.w.z., lijnen VDD en GND) aan machtssporen in metaallagen op lager niveau cellen te verdelen. Namelijk kunnen de celseries machtssporen omvatten die met een top-level machtsnet moeten worden verbonden. De methode en de apparaten kunnen samen met softwarehulpmiddelen worden gebruikt die worden gebruikt om andere elementen van het ontwerp van VLSI tot stand te brengen. De methode en de apparaten automatiseren de taak om elk van de cellen in de serie met de machtslijnen te verbinden.