A system for rapidly accurate Elmore delays is disclosed which uses circuit simulations with different circuit configurations to generate Elmore delay models. From data generated by the simulations, Elmore delays are represented as functions of a capacitance charge and device width for a variety of device configurations. Similarly, accurate capacitance models are determined for each device. To determine an Elmore delay for a discharge path, the appropriate models are applied to each device and summed together. Within a timing verifier, the present invention can rapidly determine critical paths which require additional consideration.

Un sistema per Elmore velocemente esatto fa ritardare è rilevato che usa le simulazioni di circuito con differenti configurazioni di circuito per generare Elmore fa ritardare i modelli. Dai dati generati tramite le simulazioni, Elmore fa ritardare è rappresentato come funzioni di una larghezza della carica e del dispositivo di capacità per una varietà di configurazioni di dispositivo. Similmente, i modelli esatti di capacità sono determinati per ogni dispositivo. Determinare un Elmore fa ritardare per un percorso di scarico, i modelli adatti si applicano ad ogni dispositivo e sono sommati insieme. All'interno di una macchina verificatrice di sincronizzazione, la presente invenzione può determinare velocemente i percorsi critici che richiedono la considerazione supplementare.